



ÇİP TASARIM YARIŞMASI
MİKRODENETLEYİCİ TASARIM KATEGORİSİ
FİNAL
DEMO AKIŞI

2026

İçindekiler

1. Amaç.....	3
2. Gerekli Demo Kurulumu.....	3
3. Yarışmacı Hazırlığı.....	3
4. Önerilen Demo Sırası.....	4
5. Zorunlu ve Opsiyonel Unsurlar	4
6. Saklanması Gereken Test Harness Çıktıları	4

1. Amaç

FPGA demosunun amacı, teslim edilen tasarımın FPGA donanımı üzerinde programlanabildiğini, başlatılabildiğini ve bütünleşik bir sistem olarak çalıştırılabildiğini göstermektir. Demo; gözlemlenebilir işlevselliğe ve tekrarlanabilir uçtan uca çalışmaya odaklanmalıdır.

- FPGA'yi demo için kullanılacak bitstream ile programlayın.
- Yapılandırma/reset sonrasında SoC'nin çalışır durumda olduğunu gösterin.
- Demo kapsamında gerekli UART tabanlı haberleşme yollarını gösterin.
- YZ çıkarımı ve sağlamlık kontrolleri için sağlanan test harness'ini çalıştırın.
- Oluşturulan test raporunu ve gerektiğinde doğrulama için UART kayıtlarını sunun.

2. Gerekli Demo Kurulumu

Öge	Amaç	Beklenti
FPGA kartı	Teslim edilen SoC/hızlandırıcı tasarımını çalıştırır.	Final demoda kullanılacak bitstream kullanılmalıdır.
Core UART	CPU / yazılım tarafından görülebilen sonuç ve durum çıktısını sağlar.	Demo bilgisayarında bir seri port olarak erişilebilir olmalıdır.
Stream UART	1960 baytlık çıkarım vektörlerini hızlandırıcı veri yoluna aktarır.	Core UART'tan ayrı bir fiziksel seri port olmalıdır.
Takım ICD	Seri haberleşme ayarlarını, framing yapısını, payload kodlamasını ve sonuç ayrıştırmayı tanımlar.	Test harness validate komutundan başarıyla geçmelidir.
Demo Test Harness	Vektörleri, sağlamlık senaryolarını, loglamayı ve rapor üretimini yürütür.	Yarışma kapsamında sağlanan paket kullanılmalıdır.

3. Yarışmacı Hazırlığı

- Test harness gereksinimlerini kurun: `python -m pip install pyserial`
- Takım ICD dosyasını oluşturup doldurun: `python demo_harness.py template -o team_icd.json`
- ICD dosyasını doğrulayın: `python demo_harness.py validate -c team_icd.json`
- Donanım olmadan protokolü `--dry-run` ile kontrol edin. Simüle edilen cihaz, ICD içinde tanımlanan framing yapısını kullanır.
- FPGA'yi bağlayın ve sentetik vektörlerle gerçek donanım testi çalıştırın.
- Final demodan önce paketle birlikte verilen public dataset'i çalıştırın, golden uyumu/skor hatasını inceleyin ve sağlamlık senaryolarını yürütün.

4. Önerilen Demo Sırası

Adım	Demo İşlemi	Beklenen Kanıt
1	FPGA bitstream'ini programlayın.	Yapılandırma başarıyla tamamlanır; kart çalışmaya hazırdır.
2	Sistemi başlatın/resetleyin ve temel SoC çalışmasını gösterin.	Core UART veya SoC'nin çalıştığını açıkça gösteren başka bir gözlemlenebilir çıktı.
3	Her iki UART arayüzünü bağlayın ve takım ICD dosyasını yükleyin.	İki seri port da başarıyla açılır ve ICD doğrulamadan geçer.
4	Sağlanan test harness üzerinden çıkartım testini çalıştırın.	Tüm test vektörleri beklenmeyen timeout oluşmadan ayrıştırılabilir sonuçlar üretir.
5	Gerekli sağlamlık senaryolarını çalıştırın.	Zorunlu senaryolar başarılı olur ve tasarım, FPGA'nin tamamen yeniden programlanmasına gerek kalmadan çalışmaya devam eder.
6	Oluşturulan raporu inceleyin.	Golden uyumu, gecikme, sağlamlık sonuçları ve loglar jüri incelemesine hazırdır.

5. Zorunlu ve Opsiyonel Unsurlar

- Demo kurulumu için gerekli UART haberleşmesi demo boyunca güvenilir biçimde çalışmalıdır.
- `peripheral_interleave` sağlamlık senaryosu opsiyoneldir. Test setinde görünmeye devam eder; ancak `hooks.interleave_core_hex` yapılandırılmamışsa SKIP olarak raporlanır.
- Opsiyonel çevre birimlerinin yalnızca `peripheral_interleave` amacıyla gerçekleşmesi gerekmez.
- Uygulanabilir olduğunda boot davranışı sistem başlatmanın bir parçası olarak gösterilebilir; takım bir boot-banner hook'u yapılandırmadıkça test harness belirli bir boot gerçekleştirme yöntemi gerektirmez.
- Süre kalması durumunda, gerekli akış tamamlandıktan sonra takıma özgü ek demolar gösterilebilir.

6. Saklanması Gereken Test Harness Çıktıları

Jüri incelemesi ve hata ayıklama için zaman damgalı sonuç klasörünü saklayın. Temel dosyalar:

- `report.md` (özet),
- `summary.json` (makine tarafından okunabilir sonuçlar),
- `samples.csv` (örnek bazında kayıtlar),
- `robustness.csv` (senaryo sonuçları),
- `transcript.log` (ham core-UART çıktısı),
- `config_used.json` (override'lar dahil etkin ICD).

Not: Bu rehber demo uygulamasına yardımcı olmak amacıyla hazırlanmıştır ve yarışma şartnamesinin yerine geçmez. Bir çelişki olması durumunda resmi yarışma şartnamesi ve duyurular geçerlidir.